1. Resumen ejecutivo

En un laboratorio de la Universidad de Cornell, un haz de luz roja emitido por un LED impacta sobre un receptor óptico situado a casi un metro de distancia. La pantalla muestra una matriz de cuadrados que recuerda a un código QR, pero no se trata de una simple dirección web. Esa ráfaga de luz está reescribiendo directamente la memoria del dispositivo, cargando en ella los parámetros de un modelo de inteligencia artificial. La diferencia fundamental respecto a cualquier sistema actual es que no hay conversión analógica intermedia: la fotocorriente generada por la luz modifica el estado de la memoria de forma directa. Este avance, presentado en julio de 2026 en el IEEE/JSAP Symposium on VLSI Technology & Circuits, aborda uno de los problemas más acuciantes de la industria de la IA: el cuello de botella en la transferencia de datos entre la memoria y el procesador. A medida que los modelos de lenguaje y visión crecen en tamaño —con cientos de miles de millones de parámetros—, los chips de IA no pueden albergar toda la información de forma local. La solución habitual es almacenar los parámetros en DRAM y moverlos mediante conexiones eléctricas, un proceso que consume enormes cantidades de energía y limita la escalabilidad. La propuesta de Yifan He, postdoctorado, y Jae-sun Seo, profesor asociado de ingeniería eléctrica e informática en Cornell Tech, elimina de raíz ese cuello de botella utilizando luz para programar directamente la memoria del chip. El impacto potencial es transversal. Afecta a los centros de datos que entrenan y ejecutan modelos como GPT-5.6 de OpenAI, Claude Fable 5 de Anthropic o Gemini 3.6 Flash de Google, donde el consumo energético por transferencia de datos es ya un factor crítico de coste. También alcanza a sistemas embebidos como robots autónomos, vehículos de conducción automatizada y dispositivos edge, donde el espacio y la eficiencia energética son limitaciones aún más severas. Para fabricantes de chips, operadores de infraestructura cloud y desarrolladores de IA, esta tecnología podría redefinir las reglas del juego en los próximos años.

2. Análisis técnico profundo

Para entender la innovación, conviene desglosar el flujo tradicional de datos en un sistema de IA. Un modelo como Llama 4 de Meta, con su contexto de 10 millones de tokens, o DeepSeek-V4-Pro, especializado en código, requiere almacenar miles de millones de pesos sinápticos. Estos pesos se guardan en DRAM externa al chip de cómputo. Cada vez que el procesador necesita acceder a ellos —por ejemplo, durante la inferencia o el reentrenamiento—, los datos viajan a través de buses eléctricos metálicos. Esa transferencia es costosa en energía y tiempo, y se convierte en el principal factor limitante del rendimiento a gran escala. Los enlaces ópticos, en teoría, ofrecen una solución: la luz puede transportar datos a mayor velocidad y con menor pérdida energética que los cables de cobre. Sin embargo, los receptores ópticos convencionales incluyen etapas de conversión analógico-digital (ADC) y amplificadores de transimpedancia que consumen una parte significativa de la energía. Esos circuitos electrónicos anulan gran parte de la ventaja de la transmisión óptica. Aquí es donde interviene el diseño de He y Seo: su receptor no traduce la luz a bits electrónicos para luego escribirlos en memoria; la propia fotocorriente generada por los fotones modifica directamente el estado de una celda de memoria. En la práctica, el sistema emite ráfagas de luz formando matrices similares a códigos QR, pero con una densidad de información mucho mayor. Cada patrón de luz representa un conjunto de parámetros del modelo de IA. El receptor, fabricado con tecnología CMOS estándar, integra fotodetectores y celdas de memoria en el mismo sustrato. Cuando la luz incide, la corriente generada cambia la conductancia o el voltaje de las celdas, escribiendo así los valores de los pesos sin necesidad de conversión intermedia. Esto elimina los ADC y los amplificadores, reduciendo drásticamente la energía por bit transferido.

Uno de los aspectos más relevantes es que el receptor puede actualizar la memoria mientras el resto del sistema sigue funcionando. Es decir, un robot autónomo que se encuentra en una nueva situación podría recibir “sobre la marcha” los parámetros de un modelo recalibrado, sin necesidad de detener su operación ni de consumir la energía que supondría una descarga eléctrica convencional. Esto abre la puerta a sistemas de IA que se adaptan en tiempo real a entornos cambiantes sin interrupciones. La propuesta también aborda el problema de la escalabilidad. A medida que los modelos crecen, la cantidad de parámetros que deben transferirse desde la DRAM al procesador se convierte en un embudo. Con enlaces ópticos directos a memoria, múltiples receptores podrían trabajar en paralelo, cargando simultáneamente distintas partes del modelo. Esto permitiría, por ejemplo, que un centro de datos ejecutara inferencias de modelos como Claude Opus 4.8 o Qwen 3.7-Max con una fracción del consumo energético actual. Desde el punto de vista de la madurez tecnológica, los investigadores han demostrado el concepto en un prototipo de laboratorio. Queda por resolver la integración a escala de producción, así como la estandarización de los patrones de luz (equivalentes a un “protocolo óptico de pesos”) y la compatibilidad con los procesos de fabricación actuales. Sin embargo, el hecho de que el receptor use tecnología CMOS estándar es un factor muy favorable para su eventual comercialización.

3. Impacto en la industria y el mercado

El primer sector que se vería afectado es el de los centros de datos hiperescala. Empresas como Google, Microsoft, Meta, Amazon y las emergentes firmas chinas (DeepSeek, Qwen, Kimi) están invirtiendo miles de millones en infraestructura para ejecutar modelos cada vez más grandes. Se estima que entre el 30 % y el 40 % del consumo energético total de un servidor de IA se debe al movimiento de datos entre DRAM y procesador. Si la transmisión óptica directa a memoria logra reducir esa cifra a la mitad —y las estimaciones de los propios investigadores sugieren que podría ser incluso menor—, el ahorro en costes operativos y en emisiones de carbono sería masivo. Para los fabricantes de chips como NVIDIA, AMD, Intel y los nuevos actores chinos (como los que producen el chip MiMo-V2-Pro de Xiaomi), la tecnología representa tanto una amenaza como una oportunidad. Los actuales diseños de GPU y aceleradores de IA dependen de interconexiones eléctricas de alta velocidad (como NVLink o PCIe). Si un receptor óptico integrado en el propio dado del chip permitiera cargar parámetros directamente en la memoria local, se reduciría la necesidad de esos buses complejos y costosos. Por otro lado, las empresas que primero adopten esta tecnología podrían obtener una ventaja competitiva significativa en eficiencia energética. En el ámbito de la robótica y los sistemas autónomos —desde coches con conducción automatizada hasta drones de reparto—, la capacidad de actualizar los modelos de IA sin interrupciones y con bajo consumo es revolucionaria. Hoy, un vehículo autónomo necesita descargar periódicamente nuevos mapas o parámetros de percepción, proceso que consume batería y tiempo de procesamiento. Con la memoria óptica directa, esas actualizaciones podrían realizarse mediante ráfagas de luz, casi instantáneamente, mientras el vehículo sigue en movimiento. El mercado de edge computing también se beneficiaría. Dispositivos como sensores industriales, wearables o asistentes de hogar inteligente operan con presupuestos energéticos muy ajustados. Poder reentrenar o actualizar un modelo ligero —como Gemma 4 de Google, un modelo de 12 mil millones de parámetros diseñado para edge computing— mediante una señal óptica eliminaría la necesidad de conexiones inalámbricas de alta potencia o de reemplazar físicamente el módulo de almacenamiento. Sin embargo, hay barreras. La industria está muy estandarizada en torno a las interconexiones eléctricas y los protocolos de memoria como DDR, HBM o GDDR. Migrar a un esquema óptico requerirá acuerdos entre fabricantes de chips, diseñadores de sistemas y operadores de centros de datos. Es probable que los primeros despliegues se den en nichos muy específicos, como supercomputación o centros de datos propietarios de grandes tecnológicas, antes de generalizarse.

4. Perspectivas de expertos y análisis estratégico

“La gente está diseñando todo tipo de chips de IA diferentes”, afirmó Jae-sun Seo durante la presentación en el simposio. “Estos procesadores a menudo no tienen espacio para todos los parámetros que componen los modelos de IA, por lo que los datos adicionales se almacenan en DRAM. Las conexiones eléctricas que se usan para mover esos datos entre la DRAM y el procesador crean problemas de coste y eficiencia cuando los sistemas escalan. Ése es uno de los principales cuellos de botella.” La cita del profesor Seo resume con claridad el problema que su equipo aborda. Analistas del sector coinciden en que la solución de Cornell Tech ataca un punto crítico que ninguna propuesta anterior había resuelto de forma tan limpia. Los intentos previos de usar óptica para interconexiones de IA se centraban en enlaces ópticos para la comunicación entre chips, pero seguían requiriendo conversión electrónica en los extremos. El receptor de escritura directa a memoria evita esa conversión, lo que supone un salto conceptual. Desde el punto de vista estratégico, las empresas deberían considerar varias líneas de acción. Primero, los fabricantes de equipos originales y diseñadores de chips deberían iniciar colaboraciones con grupos de investigación como el de Cornell Tech para evaluar la viabilidad de integrar estos receptores en futuras generaciones de aceleradores. Segundo, los operadores de centros de datos deberían presupuestar partidas de I+D para prototipos de interconexión óptica directa a memoria, con vistas a una posible implementación en los próximos 3 a 5 años. Tercero, las startups de robótica y vehículos autónomos deberían seguir de cerca estos desarrollos, ya que podrían ser las primeras en adoptar la tecnología en productos comerciales de alto valor añadido. También hay que considerar el contexto geopolítico. China, a través de sus empresas de IA como DeepSeek, Qwen y GLM, está invirtiendo fuertemente en hardware alternativo para sortear las restricciones de exportación de chips avanzados. Una tecnología como esta, que no depende de litografías extremadamente finas (puede implementarse en CMOS estándar), podría ser especialmente atractiva para el ecosistema chino. No sería sorprendente que veamos anuncios similares procedentes de universidades o empresas chinas en los próximos meses. Por último, el consenso técnico apunta a que el principal desafío será la velocidad de escritura. Las ráfagas de luz deben ser lo suficientemente rápidas para igualar o superar el ancho de banda de las interconexiones eléctricas actuales (cientos de GB/s). El prototipo demostrado funciona a velocidades de laboratorio, pero escalar a frecuencias de gigahercios requerirá optimizar tanto los fotodetectores como las celdas de memoria. Es un problema de ingeniería, no de física fundamental, y por tanto abordable con los recursos adecuados.

5. Hoja de ruta y predicciones

En el corto plazo (2026-2027), veremos una intensificación de la investigación en este campo. El grupo de Seo y He probablemente publicará resultados más detallados sobre el ancho de banda alcanzado, la tasa de error y la durabilidad de las celdas de memoria bajo escritura óptica repetida. También es previsible que otros laboratorios —tanto académicos como corporativos, incluyendo los de Google, IBM y los gigantes chinos— entren en la carrera para optimizar el concepto. En el medio plazo (2028-2029), podrían aparecer los primeros prototipos precomerciales integrados en chips de prueba. Es probable que estos se destinen inicialmente a aplicaciones de supercomputación y centros de datos, donde el ahorro energético justifica la inversión en nuevas infraestructuras. Los sistemas de refrigeración también se beneficiarían, ya que la reducción de calor generado por las interconexiones eléctricas permitiría densidades de cómputo más altas. Hacia 2030, si la tecnología madura, podría convertirse en un estándar de facto para la transferencia de parámetros en grandes modelos de IA. Para entonces, los procesadores neuromórficos y las arquitecturas de computación en memoria podrían integrar naturalmente receptores ópticos como periféricos de entrada de pesos. Los robots autónomos, vehículos y dispositivos edge serían los primeros beneficiarios comerciales, seguidos por los centros de datos de hiperescala. Existe la posibilidad de que surja una variante bidireccional: no solo escribir parámetros en la memoria, sino también leer el estado de la memoria mediante luz, permitiendo una verdadera interfaz óptica completa. Esto aceleraría aún más la comunicación entre chips y abriría nuevas arquitecturas de computación distribuida.

6. Conclusión: imperativos estratégicos

La tecnología presentada por los investigadores de Cornell Tech no es una mejora incremental; es un cambio de paradigma en cómo los sistemas de IA acceden a sus parámetros. Al eliminar la conversión analógica intermedia y permitir que la luz escriba directamente en la memoria, se ataca la raíz del problema energético que limita la escalabilidad de los modelos actuales. En un momento en que los modelos de frontera —GPT-5.6, Claude Fable 5, Gemini 3.6 Flash, DeepSeek-V4-Pro— consumen cantidades ingentes de energía, cualquier avance que reduzca el coste del movimiento de datos tiene un impacto directo en la viabilidad económica y medioambiental de la IA. Para los actores del ecosistema, las acciones inmediatas son claras: los departamentos de I+D en hardware deberían establecer contactos con el equipo de Cornell Tech y empezar a evaluar la integración de receptores ópticos en sus roadmaps. Los operadores de centros de datos deberían monitorizar de cerca los resultados de fiabilidad y rendimiento. Y los desarrolladores de aplicaciones de robótica y edge deberían prepararse para un futuro en el que las actualizaciones de modelos no requerirán ni cables ni consumos elevados, sino simples destellos de luz. El cuello de botella de la memoria ha sido durante años el talón de Aquiles de la inteligencia artificial. Si esta tecnología óptica se consolida, ese cuello de botella podría ser historia. La pregunta ya no es si la luz reemplazará al cobre en las interconexiones críticas de IA, sino cuándo y quién dará el primer paso para comercializarla a escala.